Семинар "Разработка отказоустойчивых (доверенных) микропроцессорных систем связи и управления"

29.11.2015

Семинар "Разработка отказоустойчивых (доверенных) микропроцессорных систем связи и управления" состоится 9 декабря 2015 г в Москве.

Семинар проводится совместно с Национальным исследовательским университетом «Московский энергетический институт» (НИУ "МЭИ").

Время проведения: 10.00 - 18.00. Регистрация участников с 09.00.
Место проведения: г. Москва, Красноказарменная улица, дом 14, административный корпус Московского Энергетического Института, малый актовый зал, 4 этаж

Основные вопросы семинара:

• Методика разработки отказоустойчивых систем управления и анализ надежности.
• Аппаратные архитектуры отказоустойчивых электронных систем.
• Инженерная практика построения систем с высоким уровнем функциональной безопасности.
• Разработка ПО отказоустойчивых электронных систем. Вероятностное поведение программно-аппаратных систем. Ускоренное тестирование алгоритмов.
• Развитие технологий программирования систем реального времени. ОС EmBOX.
• Инструменты проектирования ПО отказоустойчивых систем. Технология графического проектирования QReal. CASE-подход. МетаCASE-системы. Метаредактор. CoDesign и язык HaSCoL.

Обоснование семинара

Экспоненциальное повышение сложности микропроцессорных модулей, сложности и объема программного обеспечения требуют принципиально новых научных подходов и специальных технологий разработки отказоустойчивых систем управления.

Необходимо культивировать и распространять эти подходы и технологии среди российских производителей аппаратуры ответственного назначения. Эта задача является основной для данного семинара.

На семинаре подробно рассматривается использование архитектуры с тройной модульной избыточностью (2оо3, TMR) и четырехкратной модульной избыточностью (QMR) аппаратуры. Такая архитектура позволяют обеспечить отказоустойчивость и гарантоспособность, но требуют от разработчика высокой квалификации в следующих вопросах:

• синхронизация и контроль однотипных аппаратных модулей без общего источника синхронизации;
• вероятностное поведение встроенного ПО при объемах исходного кода в миллионы строк;
• использование технологий логического синтеза СБИС/ПЛИС по описанию на языках VHDL/Verilog;
• отсутствие полной номенклатуры специализированной элементной базы для отказоустойчивых систем.

Эти и другие вопросы проектирования TMR и QMR систем будут рассмотрены на семинаре.

Дополнительную информацию об участии в семинаре можно посмотреть по данной ссылке.

www.sovel.org